2020 年 9 月 25 日，AMD 介绍了一项独特的处理器专利，特点是在 I/O 芯片上垂直堆叠了机器学习（ML）加速器。这意味着 AMD 可能正在准备基于数据中心的片上系统（SoC），并在其中整合现场可编辑门阵列（FPGA）或专用的 GPU 加速器。此前，该公司已在锐龙 R7-5800X3D 桌面处理器上尝试过 3D V-Cache，但这项技术可能很快推广到其它领域。
虽然除了 3D 堆叠缓存之外，我们不大可能在消费级市场上看到整合其它类型加速器的 AMD SoC 。
但由《直连型机器学习加速器》的专利描述可知，该技术主要由一个 FGPA 或计算 GPU 组成，用于处理堆叠在专用加速器相连的 IO 小芯片上的机器学习工作负载。
通常情况下，机器学习工作多在数据中心开展。而 AMD 的新技术，有望极大地加速运算，而无需在硬件系统中结合使用昂贵的定制芯片，其它优势还包括更高的能源效率、传输速率、以及丰富的功能扩展。
当然，AMD 在一年半前宣布收购 Xilinx 的时候，就已经有人猜到了这一天。由 3 月下旬公布的信息可知，这项新专利的署名人为 AMD 研究员 Maxim V. Kazakov 。如果进展顺利，我们或于 2023 年见到相关产品。
目前 AMD 正在开发代号为 Genoa 和 Bergamo 的霄龙（EPYC）服务器处理器，推测该公司很可能在 EPYC 产品线上，尝试集成机器学习加速器的 AI 处理器设计。
考虑到 Genoa 和 Bergamo 处理器的使用场景，整合垂直堆叠的 ML 加速器，确实有助于提升性能与功能体验。但随之而来的，很可能是功率的暴涨。
据说该公司的第五代 EPYC Turin 产品线具备 600W 的可配置热设计功耗（cTDP），直接较当前的 EPYC 7003 Milan CPU 翻番，且 SP5 新平台可提供 700W 的瞬时峰值功率。
此外基于已公开的文本内容，AMD 还给自己留下了相当大的灵活变通的空间。比如通用 / 专用处理器、常规的 CPU / GPU / ML 处理器、DSP / ASIC / FPGA，以及其它类型的集成电路（IC）。
更重要的是，AMD 可借助处理器后的硬件描述语言（HDL）指令和 netlists 等中间数据来制造，而这些指令集能够存储在可被计算机读取的介质上。
相信在 Xilinx 技术的加持下，AMD 最终可提供以计算为中心的 CPU、强大的 FPGA 设计、Pensando 可编程处理器系列、以及可靠的 x86 微架构。
至于多芯片设计，AMD 已经在 Infinity Fabric 互联技术上相当精进。对于企业客户来说，垂直堆叠技术还可为数据中心处理器带来更丰富的选项。
比如将面向数据中心的多瓦片 APU 和基于台积电 N4X 性能节点制造的处理器拼接到一起，并借助 GPU / FPGA 加速器、以及优化的增强型 N3E 工艺技术来进一步完善。
综上所述，AMD 将在未来产品线中更普遍地整合加速器，通过站在行业风口的最前沿，为数据中心客户提供更加多样化的产品组合。
（举报）
